PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-216023

(43) Date of publication of application: 24.09.1991

(51)Int.Cl.

H03M 1/36

(21)Application number: 02-012370

(71)Applicant: YOKOGAWA ELECTRIC CORP

(22)Date of filing:

22.01.1990


(72)Inventor: TAKAGI MASATO

(54) A/D CONVERTER

(57)Abstract:

PURPOSE: To obtain this A/D converter suitable for ultrahigh speed operation and offering the ease of drive by providing a current mirror circuit comparing an input analog current with the reference current of each reference current source.

CONSTITUTION: The converter is provided with a current mirror circuit 11 receiving an input analog current at its input terminal and plural reference current sources 12 connected respectively to plural output terminals of the current mirror circuit 11, and the input analog current and the reference current of each reference current source are compared to output a voltage at each output terminal of the current mirror circuit 11 as a digital signal. That is, an H level is outputted from each output terminal of the current mirror circuit 11 in a range where a reference current is larger than the input analog current and an L level is outputted as a digital signal in a range where the reference current is smaller than the input analog



current. Thus, the converter is suitable for high-speed operation and the drive is facilitated.

LEGAL STATUS

[Date of request for examination]

Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

® 公開特許公報(A) 平3-216023

®Int.Cl. 5

識別記号

庁内盤理番号

❸公開 平成3年(1991)9月24日

H 03 M 1/36

9065-5 J

審査請求 未請求 請求項の数 1 (全3頁)

Ø発明の名称 A/D変換器

②特 頭 平2-12370

②出 頭 平2(1990)1月22日

@発明者 高木 真人

東京都武蔵野市中町2丁目9番32号 横河電機株式会社内

创出 願 人 横河電機株式会社 東京都武蔵野市中町2丁目9番32号

四代 理 人 弁理士 小沢 信助

明 細 書

1. 発明の名称 A/D変換器

2. 特許請求の範囲

入力場子に入力アナログ電流が印加されるカレントミラー回路と、このカレントミラー回路の複数の出力増子にそれぞれ接続された複数の基準電流源とを備え、入力アナログ電流値と各基準電流源の基準電流値とを比較することにより、カレントミラー回路の各出力場子の電圧をディジタル信号として出力するように構成したことを特徴とするA/D変換器。

3. 発明の詳細な説明

<産業上の利用分野>

本発明は、並列型A/D交換器の新方式に関するものである。

く従来の技術>

第4図は従来の並列型AD交換器の一例で、8 ビットの場合を示す構成ブロック団である。アナログ入力電圧Vinは基準電圧Vref *とVref * の間を抵抗分圧した電圧と比較器 1 ~ 2 5 6 で比較され、エンコーダ 1 から 8 ピットのディジタル出力を発生する。このような並列型 A / D 変換器は一般に高速変換動作に適している。

く発明が解決しようとする課題>

しかしながら、さらに入力信号の間波数が高くなると、次のような問題が生じる。すなわち、一般に出力ピット数をnビットとすると、信号入力 囃子には(2 『 -1)個の比較器が接続されるので、入力容量は数10PF程度になる。今入力信号間波数1が1GHz、入力容量Cが50PFとすると、その入力インピーダンス2inは

Z in = 1 / 2 m f C

= 1 / (2 m · 1 G H z · 5 0 p F)

 $= 3 \Omega$

となる。すなわち1V授稿で300mAを渡す必要があり、このA/D交換器をドライブすることは非常に困難である。

. 本発明は上記の問題を解決するためになされた もので、超高速動作に渡し、ドライブが容易なA D 変換器を実現することを目的とする。 <課題を解決するための手段>

本発明に係るA/D 受債器は入力端子に入力アナログ電流が印加されるカレントミラー回路の複数の出力端子にもれた複数の基準電流源とを備え、入力でれ接続された複数の基準電流源の基準電流像と各番では、カレントミラー回路の各出力端子の電圧をディジタル信号として出力するように構成したことを特徴とする。

<作用>

カレントミラー回路の各出力喝子からは入力アナログ電流より基準電流値が大きい範囲でHを出力し、入力アナログ電流値より基準電流値が小さい範囲でLをディジタル信号として出力する。

以下、図面を用いて本発明を詳しく説明する。 第1図は本発明に係るA/D変換器の原理的な 構成を示す構成プロック図である。11はカレン トミラー回路、10はこのカレントミラー回路1

31.32,…3nはそれぞれの一端が正の電圧 源V₈に接続し、それぞれの他端がカレントミラ 一回路20の各出力端子に接続する等しい出力値 を持つ基準電流源である。

次に第2図の構成の装置の動作を詳しく説明する。第2図において、カレントミラー回路20の 出力電流値の重み付けを

 $a_0 \cdot I_{in} < I_{ref} < a_{0+1} \cdot I_{in}$ の関係を満たす I_{in} が入力されたとき、カレントミラー回路 20 の各出力端子に電圧レベルの変化として生じるディジタル出力は

 $D_1 \sim D_8 = H$, $D_{8+1} \sim D_0 = L$ となる、ディジタル出力 $D_1 \sim D_0$ をエンコーダ で変換することにより、バイナリコード出力の A / D 変換器が実現できる。

第3回は本発明に係るA/D交換器の第2の実 施例で、電流値が重み付けされた複数の電流源を 1の入力場子、12は一端が正の電圧源V₃に投 続し他場がカレントミラー回路11の出力場子に 接続する基準電流源である。

次に第1図の構成の装置の動作を詳しく説明する。第1図において、入力端子10に流入するアナログ入力電流『inと基準電流『ref の間の大小関係に応じて、カレントミラー回路11の出力場子に生じる電圧レベルの変化がディジタル出力となる。ディジタル出力Dg は次のようになる、

 $I_{in} < I_{ref}$ のとき $D_0 = H$ (ハイレベル) $I_{in} > I_{ref}$ のとき $D_0 = L$ (ローレベル) すなわち、カレントミラー四路 1 1 によりアナログ入力電流 I_{in} ど基準電流 I_{ref} の大小を比較することにより、第1因の回路は電流入力の 1 E_{γ} トの A Z D 交換器を構成する。

第2回は本発明に係るA/D変換器の第1の実 施例で、カレントミラー回路が複数の重み付けさ れた電流出力を有するものを示す構成ブロック図 である。20は入力端子10を有し、複数の重み 付けされた電流を出力するカレントミラー回路、

有するものを示す構成プロック図である。50は入力 曜子10を有し、複数の等しい電流を出力するカレントミラー回路、61、62, …6nはそれぞれの一端が正の電圧源V_S に接続し、それぞれの他端がカレントミラー回路50の各出力増子に接続する出力電流値が重み付けされた複数の基準電流源である。

次に第3図の構成の装置の動作を詳しく説明する。第3図において、基準電流源61~6nの電流館の重み付けを

b₁ = 1 , b₂ = 2 , … b_n = nとすると、
b₁ · I_{ref} < b₂ · I_{ref} < … b_n · I_{ref} となる。今

 $b_{.0}$ · I_{ref} < I_{in} < b_{n+1} · I_{ref} の関係を満たす I_{in} が入力されたとき、カレントミラー回路 5 0 の各出力端子に電圧レベルの変化として生じるディジタル出力は

 $D_1 \sim D_8 = L$, $D_{n+1} \sim D_n = H$ となる、ディジタル出力 $D_1 \sim D_n$ をエンコーグで変換することにより、バイナリコード出力のA

/ D変換器が実現できる。

上記の各実施例に示すようなA/D変換器によれば、カレントミラー回路の入力端子10に流入する入力電流はダイオード接続されたトランジスタのペースエミッタ間電圧VBE以上の電圧を充電することはないので、通常の電圧入力型A/D変換器の場合と比べ、充電時間が短くてすみ、超高速動作が可能である。したがって入力容量の影響を小さくすることができドライブが容易となる。

なお第2図および第3図の実施例において、電流の重み付けは色の任意の組合せとすることができる。

また第1図の回路において、ディジタル出力端子と所定の電位の間にクランアダイオード等を接続してクランプ回路を設けることにより、電流額やカレントミラー回路を構成するトランジスタの飽和を防止し、高速化することができる。第2図、第3図の実施例においても同様である。

く発明の効果>

以上述べたように本発明によれば、超高速動作

に返し、ドライブが容易なA/D交換器を簡単な 構成で実現することができる。

4. 図面の簡単な説明

第1図は本発明に係るA/D要換器の原理構成を示す構成プロック図、第2図は本発明に係るA/D変換器の第1の実施例を示す構成プロック図、第3図は本発明に係るA/D変換器の第2の実施例を示す構成プロック図、第4図は従来のA/D変換器を示す構成プロック図である。

10 … 入力 媚子、11, 20, 50 … カレントミラー回路、31 ~ 3 n , 61 ~ 6 n … 基準電流源、 I_{in} … 入力アナログ電流、 I_{ref} . b_1 · I_{ref} ~ b_n · I_{ref} … 基準電流館、 D_1 ~ D_n … ディジタル信号、

代理人 弁理士 小 沢 侶



